数字显示电子钟，数字电子钟常见的故障

本文目录一览

1，数字电子钟常见的故障
2，电子钟数字一昼夜显示123456组成的共有几秒
3，数字显示电子钟显示不全是怎么回事
4，多功能数字电子钟
5，数字电子技术课程设计数字显示电子钟
6，可显示年月日时分秒的数字电子钟应各使用多少进制的计
7，如何设计一个类似石英钟的数字显示的电子钟

1，数字电子钟常见的故障

电压不足该换电池了

我有一份电子钟，可以传给你。不过你说的条件可能得自己调一下才能满足

数字电子钟常见的故障

2，电子钟数字一昼夜显示123456组成的共有几秒

一共12秒因为是六个数字，所以时分秒都分到两个，而两位数的小时只有11和12，1符合条件的只有12分钟和秒钟都不能大于60，所以一共12种，全部排列如下：12点34分56秒12点35分46秒12点36分45秒12点36分54秒12点43分56秒12点45分36秒12点46分35秒12点46分53秒12点53分46秒12点54分36秒12点56分34秒12点56分43秒

把时间看成六位，第一位只能是1、2：第一位是1：第三、五位不能是6，6只能放在剩下的3个位置（3*4的全排列=3*4*3*2*1=72）第一位是2：第二位只能是1、3，6只能放在剩下的2个位置（2*2*3的全排列=2*2*3*2*1=24）72+24=96

由于前两位最多取23 ，所以按前两位分类，另外，分与秒的十位最多是5 ，所以 1）最高位为1时，数字6有3种排法，结果有 a(1，1)*a(3，1)*a(4，4)=72 秒； 2）最高位为2时，第二位为1或3，数字6有两种排法，结果有 a(1，1)*a(2，1)*a(2，1)*a(3，3)=24 秒；所以，钟表上显示的时间恰有1，2，3，4，5，6的瞬间有 72+24=96 秒。

电子钟数字一昼夜显示123456组成的共有几秒

3，数字显示电子钟显示不全是怎么回事

原因如下：1、供电不足可能会产生显示不全或显示比划乱的现象。解决办法：换电池试试。2、如果是液晶的，可能是导电橡胶接触不好。3、如果是数码管的，则可能是数码管坏了或驱动电路坏了，要送去修理。相关内容解释电子钟亦称数显钟(数字显示钟) ，是一种用数字电路技术实现时、分、秒计时的装置，与机械时钟相比，直观性为其主要显著特点，且因非机械驱动，具有更长的使用寿命，相较石英钟的石英机芯驱动，更具准确性。电子钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及车站、码头、剧院、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大地方便。相对于其他时钟类型，它的特点可归结为"两强一弱 ":比机械钟强在观时显著，比石英钟强在走时准确，但是它的弱点为显时较为单调。电子钟更为方便快捷，实用。

1. 供电不足可能会产生显示不全或显示比划乱的现象。解决办法：换电池试试。2. 如果是液晶的，可能是导电橡胶接触不好。3.如果是数码管的，则可能是数码管坏了或驱动电路坏了。要送去修理

数字显示电子钟显示不全是怎么回事

4，多功能数字电子钟

摘要：本文针对数字电子钟的设计要求，提出了一种基于EWB仿真软件设计数字电子钟的方法。系统由石英晶体振荡器，分频器，计数电路，译码显示电路，校时电路，整点报时电路组成，最终在EWB仿真下基本通过。关键词：EWB,数字电子钟,74160,分频器,计数器,晶体振荡电路一、课题名称：多功能数字电子钟二、设计任务及要求：1、有“时”、“ 分”、“ 秒”（23小时59分59秒）显示且有校时功能。（设计秒脉冲发生器）2、有整点报时功能。（选：上下午、日期、闹钟等）3、用中规模、小规模集成电路及模拟器件实现。4、供电方式:AC220V 50HZ。（设计5V直流稳压电源）三、工作原理数字电子钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态用七段显示译码器译码，通过七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整。

像你这样的内容百度里帮你做的人肯定会非常少建议你去威客网寻求帮助那里面精英和人才都很多。而且是有偿劳动，参与的人也会多。

5，数字电子技术课程设计数字显示电子钟

《数字钟设计报告》指导老师：姓名：学号：电子设计一、引言大屏幕数字钟套件采用6位数字（二十四小时制）显示，格式为“时时：分分：秒秒”，电路板尺寸为330MM*70MM，是以前大屏幕数字钟的改进版，解决了以前大屏幕数字钟显示数字“6”和“9”不美观的现象；解决了发光二极管引脚焊盘间距过大容易插坏LED的现象；解决了用户如果自己安装外壳时，电源和外接调时开关不方便安装的现象。纯硬件电路，每个笔画由三个LED组成，频差为-200PPM的石英晶体定时，走时精度高。工作电压：交流5V—9V，直流6V—10V。二、电源接线图三、板外接线图四、总体设计采用同步电路，总线结构，时钟信号分别加到各个模块，各个模块功能相对独立，主要功能集中在模块内部，模块功能较为独立，模块间连线简单，易于扩展，本次设计采用此方案。秒计数和分计数为60进制，时计数为24进制，为了简化设计，秒和分计数采用同一单元。控制模块有两部分，一为实现调整切换，二为实现显示切换。现对本方案中的各个主要功能模块的接口定义如下：1. 60进制模块（电路图中模块名称为60count，下同。）实现同步60进制计数，可调整电源 5v 时钟信号输入接1Hz的信号源进位输入接秒的进位信号，实现秒功能时，接低电平。进位输出秒模块接分模块，分模块接时模块显示输出接到显示总线，能闪烁调整使能端入0有效，有效时，显示信号输出，同时屏蔽进位输入和进位输出，允许调整信号输入。显示使能端入0有效调整信号输入 2. 24进制模块（24count）实现同步24进制计数，可调整电源，时钟信号同上进位输入接分的进位信号进位输出秒模块接分模块，分模块接时模块显示输出同上调整使能端，显示使能端，调整信号输入同上4. 控制模块（fun，func）管理总线资源，对各个模块输出控制信号电源 5v VCC调整切换信号接各个需要调整的模块调整信号接到各个需要调整的模块显示切换信号接到各个需要共享显示总线的模块控制信号输出接到各个模块，有且只能有1个为0至此，本阶段就结束了。在上面的接口定义中，也可以发现，各个模块的立性是很强的，这样的结构使得以后的扩展很容易。五、电路图六、装好的成品晚上拍的照片：七、心得体会经过长达两个星期的设计与思考，最终完成了数字钟的设计。其间遇到了许多问题，但最后都一一得到解决。现将心得体会总结如下：1. 设计初期要考虑周到，否则后期改进很困难。应该在初期就多思考几个方案，进行比较论证，选择最合适的方案动手设计。总体设计在整个设计过程中非常重要，应该花较多的时间在上面。2. 方案确定后，才开始设计。设计时多使用已学的方法，如列真值表，化简逻辑表达式，要整体考虑，不可看一步，做一步。在整体设计都正确后，再寻求简化的方法。3. 在设计某些模块的时候无法把握住整体，这时可以先进行小部分功能的实现，在此基础上进行改进，虽然可能会多花一些时间，但这比空想要有效的多。4. 尽可能是电路连线有序，模块之间关系清楚，既利于自己修改，也利于与别人交流。如果电路乱的连自己都看不懂，那还如何改进和扩展。5. 很多难点的突破都来自于与同学的交流，交流使自己获得更多信息，开拓了思路，因此要重视与别人的交流。6. 应该有较好的理论基础，整个实验都是在理论的指导下完成了，设计过程中使用了许多理论课上学的内容，如真值表、卡拉图等。本次设计把理论应用到了实践中，同时通过设计，也加深了自己对理论知识的理解和掌握。

6，可显示年月日时分秒的数字电子钟应各使用多少进制的计

可显示年、月、日、时、分、秒的数字电子钟，你想用纯数字电路来做吗，如果只是计小时，分，秒还好办，用6片74LS160，小时组成24进制，分和秒都组成60进制计数器都可解决。但是计日，月可难了，一年12个月，每月的天数不同，很难实现。其实，这种类似万年历的题目选用单片机来做，就会非常简单，再用时钟芯片DS1302完成日期和时间计时，配上电池，停电后仍可继续计时。现在做这种题目可没有用数字电路的计数器来做的。

计数显示电路可完成对上述脉冲信号的计数和显示。图3是由单片机构成的计数系统框图。计数系统以mcs-51系列单片机的8031为核心，8013单片机的外围扩展了程序存储器27c256和数据存储器wm0016drh，此外，用8255扩展了i/o口，同时具有时钟单元、掉电保护、看门狗单元、通信单元以及led（发光二极管）显示器、键盘等。 1）8031单片机及存储器 8031内含4kb eeprom程序存储器，具有功耗低、抗干扰能力强的特点，可安置于监测现场，数据存储器wm0016drh是一种多功能非易失性sram，特点如下：高速高抗干扰自保持，不怕掉电，上下电百万次数据无丢失，断电保护10年有效，既可高速连续读写，也可任意地址单字节操作，无需拼凑页面，随机读写不需等待，立即有效，输入输出ttl/cmos兼容，上电复位输出，掉电保护，内置看门狗，电源监测，不用外加电路和电池，且引脚与标准sram兼容。 2）计数及显示多车道车流量数对应的脉冲通过光电隔离耦合并行输入至8031单片机的p1口，通过软件控制和键盘设定计数值并用led加以显示，可自动循环显示或定点显示两种方式，且两者相互间可任意切换[4]。当热释电传感器安装位置固定后，输入脉冲的脉宽和占空比均取决于高速公路上车辆的车速和车距（脉宽对应车辆传感器有效监视方位内的时间，车速和车距有限定），占空比q小于50%，为了准确拾取车流量信息，通过软件可实现单片机对每一路并行输入数据的读取周期小于脉宽，且将每路各自相邻的两读取周期读取的数据进行运算（暂存前一个周期读取的数据），若两数据为01，则自动计1，否则计0。其中0为前一个周期的读取数据，此时脉冲为低电平，1为后一个周期的读取数据，此时脉冲为高电平，从而避免了对脉冲的漏计和重复计数，再把4路的读数每一周期进行一次加运算，累加后的和就是总的车流量。将8031单片机内的定时器/计数器设定为工作方式1，构成16位二进制计数器[5]，采用动态扫描方式直接驱动5位十进制计数器[5]。采用动态扫描方式直接驱动5位十进制led显示，最大计数值达到65536，可记录4车辆的车流量并显示一个月内的日流量，累计4车道一个月内的日流量总和，计数器内数据保护时间可达一个月之久。当计数器达到设定值时，声光报警，可存储数据，并手动复位。 3）时钟单元采用ds12c887实时时钟芯片，具有显示具体时间信息的功能，若设计调整和设置按键，可方便地对时间进行调整和设置，从而为车流量的统计提供准确的时间数据。 4）串行通信单元由于单片机系统的数据存储能力和数据处理能力有限，以及现场实时性要求较高，故单片机现场只能暂时存储采集到的数据和对数据进行简单处理，至于大量的数据存储和后续复杂的数据处理可交给上位机完成，由于大型机具有rs-232标准串行口，所以通过8031单片机ttl电平全双工串行口，附加rs-232电平转换电路max3232可与上位机实现数据通信。 3 软件设计计数系统的程序主要包括系统自检程序、系统初始化程序、键盘扫描程序、按键处理程序、显示程序以及数据采集处理程序等，图4所示为主程序流程。 4 安装与调试

7，如何设计一个类似石英钟的数字显示的电子钟

数字时钟的设计与制作摘要：本系统是采用555构成的多协振荡器、74LS90芯片组合做成的数子时钟系统。其中用555构成的多协振荡器产生震荡频率，再用74LS 90芯片组合成分频电路对震荡频率进行分频，然后对选用74LS92和74LS90分别作为时计数器和分、秒计数器，再加一个校时电路。能让该数子时钟准确计时，以数字形式显示时、分、秒的时间，小时的计时为“24翻1”分，秒的计时为60进位，和时间校正功能。关键字：震荡器分频计数器 74LS90 校时一、数字时钟的总体设计 1 数字时钟的原理方框图如图1所示：图1数字时钟的原理方框图该电路系统由秒信号发生器、“时”、“分”、“秒”计数器、译码器及显示器等组成。秒信号产生器是整个系统是时基信号，它直接决定计数系统的精度。将标准秒信号送入“秒计数器”，“秒计数器”采用六十进制计数器，每累积60秒发出一个分脉冲信号，该信号将作为“分计数器”的时钟脉冲，“分计数器”也采用60进制计数器，每累积60分钟，发出一个“时脉冲”信号，该信号将被送入“时计数器”。“时计数器”采用24进制计数器，可实现对一天24小时的计数。译码显示电路将“时”、“分”、“秒”计数器的输出状态经7段译码显示器译码，通过7段显示器显示出来。二、模块的设计与比较1. 振荡电路及分频电路方案一：（1）采用石英晶体振荡器石英晶体振荡器的特点是振荡频率准确，电路结构简单，频率易高调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限制时，才达到最后的稳定，这种压电谐振的频率就是晶体振荡的固有频率。图2 石音晶体振荡电路图2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路，这个电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。晶体X1的频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。C1、C2均选择为30pF。当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。（2）用CD4060计数作分频器数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。本实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为14级2进制计数器，可以将32768HZ的信号分频为2HZ，其次CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。方案二：（1）采用555构成的多偕振荡电路振荡器电路选用555构成的多偕振荡器，设振荡频率f=1000HZ，其中的电位器可以微调振荡器的输出频率。图5 多偕振荡电路（2）用74LS90作分频器通常实现分频器的电路是计数器电路，一般采用多级10进制计数器来实现。分频器的功能有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需的信号。选用中规模集成电路74LS90可以完成以上功能。如图所示，将3片74LS90级联，每片为1/10分频，三片级联正好获得1HZ的标准秒脉冲。图 6 分频电路比较：秒信号发生器是数字电子钟的核心部分，它的精度和稳度决定了数字钟的质量，但是我们做实验考虑到用石音晶体振荡电路时分频电路用的元件较多且价格较贵，而用555构成的电路元件容易得，电路简单且易于实现，故选方案二2. 秒、分、时计数器设计秒脉冲信号经过6级计数器，分别得到“秒”个位，十位、“分”个位、十位、“时”个位，十位的计时，秒分计数器为60进制，小时为24进制。（1）60进制计数电路：秒计数器电路与分计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成，如图7、8所示，采用两片中规模集成电路7490串联接起来构成的秒、分计数器。IC2是十进制计数器，作为十进制的进位信号，7490计数器是十进制异步计数器，用反馈归零方法实现十进制计数。IC1和非门组成六进制计数。7490是在一秒时钟或进位信号的下降沿翻转计数， IC1的QA和QC相与0101的下降沿作为“分”或者“时”计数器的输入信号。IC1的QB和QC高电平1分别送到计数器的清零RO1、RO2，7490内部的RO1 和RO2与非后清零而使计数器归零，完成六进制计数。由此可见串联实现了六进制计数。图7 秒计数电路图8 分计数电路（2）24进制计数电路：小时计数电路是由和组成的24进制计数电路，采用两片中规模集成电路7490串联接起来构成。如图9所示:当“时”个位IC4计数输入端CKA来到第10个触发信号时，IC4计数器复零，进位端QD向IC3“时”十位计数器输出进位信号，当第24个“时”脉冲到达时，IC4计数器的状态为0100，IC3计数器的状态为0100，此时“时”个位计数器的QC和“时”十位计数器的QB输出为1。把它们分别送到IC4和IC3计数器的清零端RO1 和RO2通过7490内部的RO1 和RO2与非后清零，计数器复位，完成24进制计数。图9 时计数电路3. 校时电路校时电路实现对时分的校准。在电路中设有正常计时和校时位置。分、时的校准开关分别通过触发器控制。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图8所示为本实验所用的完整的校时电路图。图10 校时电路4. 显示器本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极或共阴极显示器。74LS48译码器对应的是显示器是共阴显示器。三、调试要点我觉得假设在实际的实验箱上组装电子钟时，注意器件管脚的连接一定要准确。“悬空端“、“清0端”、“置1端”要正确处理，调试步骤和方法如下：。（1）、将频率为1000HZ的信号送入分频器，并用示波器检查各级分频器的输出频率是否符合设计要求。（3）、将1秒信号分别送入“时”、“分”、“秒”计数器，检查各级计数器的工作情况。（4）、观察校时电路的功能是否满足校时要求。（5）、当分频器和计数器调试正常后，观察电子钟是否准确正常地工作。四、供参考的元器件（1）、七段显示器（共阴极）6片（2）、74LS90 9片（3）、555多谐振荡器 1片（4）、74LS00 8片（5）、74LS04 4片（6）、电阻、电容、导线等。五、收获体会该电路的设计让我对数字钟的设计有了一定的了解。我知道了如何设计出1HZ的信号，也对时分秒的设计有了一定的了解。并且在实际电路一般步骤为由数字钟系统组成框图按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路。级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来延时。经过联调并纠正设计方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。最后画出满足设计要求的总体逻辑电路图。参考文献：1．谢自美，电子线路设计*实验*测试.武汉：华中科技大学出版社，20072．康光华，电子技术基础（第五版）。北京：高等教育出版社，20063．蒋焕文，孙续。电子测量。北京：计量出版社，19984．P．F．格拉夫。电子电路百科全书。张殿等译。北京：科学出版社，19995．王兴亮主编现代音响和调音技术。西安电子科技大学出版，2006